什么是SRAM(静态存储器)？

SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM（Dynamic Random Access Memory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，功耗较DRAM大 [1] ，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积。同样面积的硅片可以做出更大容量的DRAM，因此SRAM显得更贵。 [2]

一种是置于cpu与主存间的高速缓存，它有两种规格：一种是固定在主板上的高速缓存（Cache Memory）；另一种是插在卡槽上的COAST（Cache On A Stick）扩充用的高速缓存，另外在CMOS芯片1468l8的电路里，它的内部也有较小容量的128字节SRAM，存储我们所设置的配置数据。还有为了加速CPU内部数据的传送，自80486CPU起，在CPU的内部也设计有高速缓存，故在Pentium CPU就有所谓的L1 Cache（一级高速缓存）和L2Cache（二级高速缓存）的名词，一般L1 Cache是建在CPU的内部，L2 Cache是设计在CPU的外部，但是Pentium Pro把L1和L2 Cache同时设计在CPU的内部，故Pentium Pro的体积较大。Pentium Ⅱ又把L2 Cache移至CPU内核之外的黑盒子里。SRAM显然速度快，不需要刷新操作，但是也有另外的缺点，就是价格高，体积大，所以在主板上还不能作为用量较大的主存。 [2]

• 双极性结型晶体管（用于TTL与ECL）—非常快速但是功耗巨大
• MOSFET（用于CMOS）—本文详细介绍的类型，低功耗，现在应用广泛。

• 异步—独立的时钟频率，读写受控于地址线与控制使能信号。
• 同步—所有工作是时钟脉冲边沿开始，地址线、数据线、控制线均与时钟脉冲配合。

• 零总线翻转（Zero bus turnaround，ZBT）—SRAM总线从写到读以及从读到写所需要的时钟周期是0
• 同步突发SRAM（synchronous-burst SRAM，syncBurst SRAM）—
• DDR SRAM—同步、单口读/写，双数据率I/O
• QDR SRAM（Quad Data Rate (QDR) SRAM）—同步，分开的读/写口，同时读写4个字（word）。

• 二进制SRAM
• 三进制计算机SRAM [2]

• 通用的产品
• asynchronous界面，例如28针32Kx8的chip（通常命名为XXC256），以及类似的产品最多16 Mbit每片
• synchronous界面，通常用做高速缓存（cache）以及其它要求突发传输的应用，最多18 Mbit（256Kx72）每片
• 集成于芯片内
• 作为微控制器的RAM或者cache（通常从32 bytes到128kilobytes）
• 作为强大的微处理器的主caches，如x86系列与许多其它CPU（从8kiB到几百万字节的量级）
• 作为寄存器（参见寄存器堆）
• 用于特定的ICs或ASIC（通常在几千字节量级）
• 用于FPGA与CPLD